# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-224257

(43)Date of publication of application: 12.08.1994

(51)Int.CI.

H01L 21/60 H01L 21/60 H01G 4/06 H01L 21/321

(21)Application number: 05-212453

(71)Applicant: FUJITSU LTD

(22)Date of filing:

27.08.1993

(72)Inventor: RARII ERU MORESUKO

**UENCHIYOU BINSENTO WANGU** 

DEIBITSUTO JII RABU

(30)Priority

Priority number: 92 937363

Priority date: 28.08.1992

Priority country: US

# (54) INTERCONNECTING CAPACITOR AND MANUFACTURE THEREOF

### (57)Abstract:


PURPOSE: To obtain a bypass capacitor which is capable of being close to an IC board and being aligned, demanding for only a minimum area on the front surface of both the IC board and a carrier board by connecting the IC board to a plurality of individual interconnecting elements installed to a carrier board by way of a dielectric substance.

CONSTITUTION: A chip or a board 10 is partially connected to a plurality of individual interconnecting elements 30 and 40 installed to a carrier board 20 by way of a dielectric substance, thereby forming an interconnecting capacitor as a bypass capacitor for noise filtration in an IC module which comprises a

chip which constitutes an integrated circuit or the board 10 and the carrier board 20 which loads more than one board. More specifically, a first solder bump 30' is installed to a first board 10 while a second solder bump 40', which covers the dielectric

substance 50 on the surface of a joint part as

opposed to the solder bump 30' on the second board 20 which faces the board 10. The solder bumps 30' and 40' are subjected to reflow, thereby contact-bonding them by way of the dielectric substance layer 50.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-224257

(43)公開日 平成6年(1994)8月12日


(51)Int.Cl. <sup>5</sup> H 0 1 L 21/60 H 0 1 G 4/06	識別記号 庁内整理番号 3 1 1 S 6918-4M 3 2 1 E 6918-4M 9375-5E	F I 技術表示箇所
•	9168—4M 9168—4M	H 0 1 L 21/92 B
	審査請求	未請求 請求項の数11 OL (全 10 頁) 最終頁に続く
(21)出顯番号	特顯平5-212453	(71)出願人 000005223 富士通株式会社
(22)出顧日	平成5年(1993)8月27日	神奈川県川崎市中原区上小田中1015番地 (72)発明者 ラリー エル モレスコ
** · · ·	07/937363 1992年8月28日 米国(US)	アメリカ合衆国 カリフォルニア 94070 サンカルロス ガーネットアベニュー 112
		(72)発明者 ウェンチョウ ピンセント ワング アメリカ合衆国 カリフォルニア 95014 キューパチノ エドミントンドライブ 18457
		(74)代理人 弁理士 井桁 貞一
		最終頁に続く

(54)【発明の名称】 相互接続キャパシタとその製造方法

#### (57)【要約】

【目的】 集積回路を構成するチップ又は基板とこれを少なくとも1個搭載するキャリア基板とから成るICモジュールにおいて用いる、雑音除去用のバイバスキャバシタ及びその製造方法に関し、チップ又はキャリア基板上の貴重な領域を使用ぜずにチップに近接して容易に設置可能なキャバシタの提供を目的とする。

【構成】 集積回路チップ又は基板をキャリア基板に対面して実装する為の相互接続手段と同様にして相互間にバイパスキャパシタを形成させるもので、相互接続手段は複数の接続素子を有し、一部をキャパシタを形成する為に用い、対向する接続素子の半田バンプ間に誘電体層を設けて接合させたり、相互接続ワイヤを対向接続部の半田バンプ又は基板内の凹部に挿入させ誘電体を介して接合させて、集積回路チップ又は基板をキャリア基板にボンデイングするために使用する半田又は他のリフロー可能な材料を用いてキャパシタ電極の一つを形成させる。



1

#### 【特許請求の範囲】

【請求項1】 集積回路を構成するチップ又は基板と、 これを少なくとも1個搭載するキャリア基板とから成る ICモジュールにおいて用いる、雑音除去用のバイバス キャパシタであって、

該チップ又は基板と該キャリア基板とに設ける複数の個 別の相互接続素子の一部を、間に誘電体を介して接合さ せて相互接続キャバシタを形成させることを特徴とする 相互接続キャパシタ。

【請求項2】 第一の基板(10)上に第一の半田バンプ(3 10 0') を設け、該基板(10)に対面する第二の基板(20)上に 該半田バンプ(30') に対向して、接合部表面に誘電体(5 の)を被着させた第二の半田バンプ(40')を設けて成ると とを特徴とする、請求項1記載の相互接続キャパシタ。 【請求項3】 第一の基板(10)上に相互接続ワイヤ(70) を立設し、該基板(10)に対面する第二の基板(20)上に該 相互接続ワイヤ(70)に対向して、半田リフロー時に該相 互接続ワイヤ(70)が挿入され、挿入部表面に誘電体(11 0) を被着させた半田パンプ(40') を設けて成ることを 特徴とする、請求項1記載の相互接続キャパシタ。

【請求項4】 第一の基板(10)上に誘電体(90)を表面に 被着させた相互接続ワイヤ(70)を立設し、該基板(10)に 対面する第二の基板(20)上に該相互接続ワイヤ(70)に対 向して、半田リフロー時に該相互接続ワイヤ(70)が挿入 される半田バンプ(40')を設けて成ることを特徴とす る、請求項1記載の相互接続キャパシタ。

【請求項5】 前記半田バンプ(40') 上の前記相互接続 ワイヤ(70)の挿入位置に、穴状の凹部(100) を設けたこ とを特徴とする、請求項3又は請求項4記載の相互接続 キャバシタ。

【請求項6】 第一の基板(10)上に相互接続ワイヤ(7 0') を立設し、該基板(10)に対面し導電金属層(130) の 表面に誘電体層(200)を積層した第二の基板(20')の、 該相互接続ワイヤ(70') に対向する位置に、該相互接続 ワイヤ(70') が挿入される穴状の凹部(120) を該誘電体 層(200) に設けることを特徴とする、請求項1記載の相 互接続キャパシタ。

【請求項7】 前記凹部(120) の内面に金属層(125) を 被着する、或いは半田(150)を満たすことを特徴とす る、請求項6記載の相互接続キャバシタ。

【請求項8】 前記相互接続ワイヤ(70') の表面に誘電 体(90)を被着させることを特徴とする、請求項6記載の 相互接続キャパシタ。

【請求項9】 前記凹部(120) の内面に金属層(125) を 被着させ、その上に誘電体層(180)を被着し、内部に半 田(150) を満たすことを特徴とする、請求項6記載の相 互接続キャパシタ。

【請求項10】 集積回路を構成するチップ又は基板と、 これを少なくとも1個搭載するキャリア基板とから成る キャパシタであって、

該チップ又は基板と該キャリア基板とに設ける複数の個 別の相互接続素子の一部を、間に誘電体を介して接合さ せて相互接続キャパシタを形成させ、少なくとも一方の 電極が搭載実装時にリフローする半田で形成されること を特徴とする相互接続キャパシタ。

2

【請求項11】 集積回路を構成するチップ又は基板と これを少なくとも1個搭載するキャリア基板とから成る ICモジュールにおいて用いる、雑音除去用のバイバス キャパシタの製造方法であって、

少なくとも一方の基板上に複数の個別の相互接続素子を アレイ形成するステップと、該アレイの内の所定の相互 接続素子を選択して誘電体にて覆うステップとを備える ことを特徴とする相互接続キャパシタの製造方法。

【発明の詳細な説明】

[0001]

20

【産業上の利用分野】本発明は高速集積回路チップ又は 基板(以下IC基板と略記)に近接してキャリア基板と の間に設けられるバイパスキャパシタとその製造方法に 関する。

【0002】現在のIC基板においては、通常バイバス 用キャパシタを用いてIC基板に供給される電源に含ま れているノイズを減少させている。集積回路技術の進歩 により最新世代の集積回路装置に採用されるスイッチン グ動作の速度が劇的なくらいに改良されたために、多く の新型IC基板はマイクロ波周波数で動作することが出 来るようになった。スイッチングスピードが高くなる と、装置がオンーオフ動作を切り換える際に発生する電 源ノイズの問題が大きくなってくる。ICチップが適切 30 に機能するためには、供給される電源が比較的クリーン でなければならない、即ちノイズが含まれていないこと が必要である。

[0003]

【従来の技術】との電源ノイズの問題を抑えるためにバ イパス用キャバシタを使用することは良く知られてい る。又、最大の効果をあげるためにはバイバス用キャバ シタをIC基板の出来るだけ近くに置くことが好ましい ということも同様に良く知られていることである。キャ パシタをIC基板に接続するリードは固有のインダクタ ンスを持っており、キャパシタがチップからあまりにも 離れた位置に設けられた場合には、これは高速動作にお いてはかなり大きな値となり、このリードインダクタン スのために電源ノイズを取り除く目的で用いられるキャ パシタを使用する意味が無くなってしまう。キャパシタ とIC基板間の最大許容距離は、リードの直径(即ち、 リードインダクタンス)及び I C基板の回路が動作する 周波数の関数として与えられる。装置が小形化された場 合にはそのリードの直径も縮小する。従って、高い周波 数での動作では、キャパシタをIC基板に出来るだけ近 ICモジュールにおいて用いる、雑音除去用のバイパス 50 く移動させてリード長を最短にすることが益々重要にな

ってきている。

【0004】この問題を解決するために、これまでの方 法ではIC基板上又はその近くに個々のバイバスキャバ シタを設けるか、又はバイパスキャパシタをIC基板を 保持しているキャリア基板上又はその一部として形成し それを外部回路と相互接続していた。

【0005】様々な方法により、IC基板を他の装置に 接続することが出来る。この接続は電源ばかりでなく、 チップ、他の装置要素と種々の入力/出力装置間の信号 線に対しても必要である。相互接続の方法の一つとして 10 は、所謂「フリップーチップ」ボンデイングがあり、こ こでは I C基板の能動面が向き合う関係でキャリア基板 上に取り付けされる。とのフリップ-チップボンデイン グは、小さな面積内に比較的高密度の接続が行えるとい う利点がある。説明を理解し易くするため、キャリア基 板上に設けられるIC基板はチップモジュールと云うこ とにする。 フリップーチップボンデイングに関連する 最も普通の相互接続技術としては半田バンブの使用があ る。普通には、向かい合う半田バンプアレーがIC基板 及びキャリア基板の両方の能動面上に形成される。半田 20 が溶融し、又はリフローして、アレー部が整列して、接 続が達成される。半田が固まると、半田柱がIC基板と キャリア基板間に形成される。この技術は資料ではしば しば「C4」(又は「C1」)技術と呼ばれる。フリッ プーチップボンデイングに関連する他の相互接続技術と しては、一つの又はその他の基板(即ち、IC基板、更 に一般的には、キャリア基板)上に立設される相互接続 ワイヤを用い、例えば半田によりその先部を接続パッド に接続させて行う。

【0006】集積回路装置の集積密度が高くなると、必 30 要な相互接続数も増加する一方で、相互接続のための空 間が減少してしまう。指摘したように、これによりフリ ップーチップボンデイング技術が有効となり、装置の密 度が大きくなる結果、IC基板上及びキャリア基板上 (又は、内)の両方で使用するのに大きな効果を奏す る。

[0007]

【発明が解決しようとする課題】しかしながら、

- ① 信号及び電源の通路はしばしばキャリア基板を通じ て形成されるので、信号線数が増加することによりキャ 40 リア基板の混雑さが増える。
- ② キャリア基板は普通良く知られたセラミック又は銅 /ボリイミド技術を用いて製作される多層構造を有して いる。
- ③ より複雑な構成に対するこれまでのやり方として は、キャリア基板に対してさらに多くの導体層を重ねる 方法が取られて来たが、使用する層数にも制限がある。
- ④ 導体層をより重ねることは、生産性に好ましくない 影響を与える。且つ、製造工程が増加し歩留りの低下を 来す。

**⑤** これにより、IC基板又はキャリア基板上に有効な 領域を確定しないでも、電源バイバスキャバシタを容易 に形成し、且つ高周波特性の点からIC基板に極めて近 くに位置決めすることが可能となる必要がある。

【0008】本発明は、かかる問題点に鑑みて、IC基 板に近接して位置決め可能な新規なバイバスキャバシタ を提供することを目的とする。又、本発明の他の目的 は、IC基板の表面及びキャリア基板表面上に最小領域 しか必要としないバイパスキャパシタを提供することで ある。

【0009】更に本発明の別の目的は、比較的容易に形 成可能で、チップモジュールの歩留りを大きくする様な バイパスキャパシタを提供することである。

[0010]

【課題を解決するための手段】上記目的は、図1~図3 に示す如く、

- [1] 集積回路を構成するIC基板と、これを少なくとも 1個搭載するキャリア基板とから成る I C モジュールに おいて用いる、雑音除去用のバイパスキャパシタであっ て、IC基板10とキャリア基板20とに設ける複数の個別 の相互接続素子の一部を、間に誘電体を介して接合させ て相互接続キャパシタを形成させる、本発明の相互接続 キャパシタにより達成される。
- [2] 具体的に、第一の基板10上に第一の半田バンブ30' を設け、基板10亿対面する第二の基板20上に半田バンプ 30'に対向して、接合部表面に誘電体50を被着させた第 二の半田バンプ40′を設けて成る、本発明の相互接続キ ャパシタにより達成される。
- [3] 又、第一の基板10上に相互接続ワイヤ70を立設し、 基板10亿対面する第二の基板20上に相互接続ワイヤ70亿 対向して、半田リフロー時に相互接続ワイヤ70が挿入さ れ、挿入部表面に誘電体110を被着させた半田バンプ4 0'を設けて成る、本発明の相互接続キャパシタによっ ても適えられる。
- [4] 又、第一の基板10上に誘電体90を表面に被着させた 相互接続ワイヤ70を立設し、基板10に対面する第二の基 板20上に相互接続ワイヤ70に対向して、半田リフロー時 に相互接続ワイヤ70が挿入される半田バンプ40°を設け て成る、本発明の相互接続キャバシタによっても適えら れる。
- [5] 更に、前記半田バンブ40'上の前記相互接続ワイヤ 70の挿入位置に、穴状の凹部100 を設けた、上記3項及 び4項の相互接続キャパシタによっても適えられる。
- [6] 又、第一の基板10上に相互接続ワイヤ70'を立設 し、基板10に対面し導電金属層130の表面に誘電体層20 0 を積層した第二の基板20'の、相互接続ワイヤ70'に 対向する位置に、相互接続ワイヤ70'が挿入される穴状 の凹部120 を誘電体層200 に設ける、本発明の相互接続 キャパシタによっても適えられる。
- 50 [7] とこで、前記凹部120 の内面に金属層125 を被着す

30

る、或いは半田150を満たす、上記6項の相互接続キャ パシタによっても達成される。

[8] 又、前記相互接続ワイヤ70'の表面に誘電体90を被 着させる、上記6項の相互接続キャパシタによっても達 成される。

[9] 更に又、前記凹部120 の内面に金属層125 を被着さ せ、その上に誘電体層180 を被着し、内部に半田150 を 満たす、上記6項の相互接続キャパシタによっても達成 される。

[10] かくして、集積回路を構成するチップ又は基板10 10 と、これを少なくとも1個搭載するキャリア基板20とか ら成るICモジュールにおいて用いる、雑音除去用のバ イパスキャパシタであって、チップ又は基板10とキャパ シタ基板20に設ける複数の個別の相互接続素子の一部 を、間に誘電体を介して接合させて相互接続キャパシタ を形成させ、少なくとも一方の電極が搭載実装時にリフ ローする半田で形成される、本発明の相互接続キャバシ タにより達成される。

[11] 更に、集積回路を構成するチップ又は基板と、こ れを少なくとも1個搭載するキャリア基板とから成る1 Cモジュールにおいて用いる、雑音除去用のバイバスキ ャパシタの製造方法であって、少なくとも一方の基板上 に複数の個別の相互接続素子をアレイ形成するステップ と、このアレイの内の所定の相互接続素子を選択して誘 電体にて覆うステップとを備える、本発明の相互接続キ ャパシタの製造方法により適えられる。

#### [0011]

【作用】即ち、本発明は、IC基板10をキャリア基板20 にボンデイングするための相互接続手段の一部としてバ イパスキャパシターを形成させるものである。

【0012】相互接続手段は、複数の別個の接続素子を 有し、少なくともその内の一つはバイパスキャパシタの 部分を形成するために使用するもので、図1のように、 IC基板10及びキャリア基板20に半田バンプ30,40 を対 向して設け、これを溶着させて相互接続させ、この向か い合う半田バンプ30',40'間に誘電体層50を設けて、リ フローさせれば、誘電体層50を介して密着接合しキャバ シタが形成される。

【0013】又、誘電体層は、図2~図5に示すよう に、相互接続ワイヤ70,70'の表面や、接続相手の半田バ 40 ンプ30' 又は基板20,20'内の穴状の凹部100,120,160 に も設けられるので、相互接続時にキャパシタを構成する ことができる。

【0014】誘電体層は、例えば、ポリイミド、プラス チック又はエポキシ樹脂等の絶縁材料を用い、例えば、 シルクスクリーン印刷又はリソグラフ技術等の公知な各 種方法により被着させることができる。

【0015】又、IC基板10をキャリア基板20にボンデ イングするために使用する半田又は他のリフロー可能な

て対応物の表面に密着するので、効率よく容易にバイバ スキャパシターの電極の一つを形成することができる。 【0016】かくして、本発明のバイバスキャバシタ は、相互接続手段と同じに設けることができるので、Ⅰ C基板に近接して位置決め可能で、IC基板の表面及び キャリア基板表面上に最小領域しか必要とせず、且つ、 比較的容易に形成可能であり、チップモジュールに個々 のキャパシタを搭載するのに比べ、遙かにモジュールの 歩留りが高められるバイパスキャパシタを提供すること が可能となる。

#### [0017]

【実施例】以下図面に示す実施例によって本発明を具体 的に説明する。全図を通し同一符号は同一対象物を示 す。図1は本発明の第一の実施例の概略断面図を示し、 (a)はボンディング前、(b) はリフロー状態、(c) はボ ンディング後、(d)は変更例であり、図2は本発明の第 二の実施例の概略断面図を示し、(a) はボンディング 前、(b) は変更例であり、図3は本発明の第三の実施例 の概略断面図を示し、(a) はボンディング前、(b) は変 更例であり、図4は本発明の第四の実施例の概略断面図 を示し、図5は本発明の第五の実施例の概略断面図を示 し、(a) はボンディング後、(b) はA部拡大図である。 【0018】本発明はクリーンな、即ちノイズを含まな い電源がチップに供給される様に、高速IC基板に極め て近接した領域にバイパスキャパシタを設けることに関 するものである。バイバスキャパシタをIC基板又はそ れに関係する能動回路装置の近くに置くことが望ましい ことは良く知られているが、しかしこれは必ずしも簡単 に出来ることではない。バイパスキャパシタが装着され るIC基板及びキャリア基板の両方共限られた面積の利 用可能な表面積又は「領域」を有している。装置のサイ ズが収縮して、装置の複雑性が増すので、一つ以上のバ イパスキャパシタに対してIC基板又はキャリア基板の 何れかに充分な領域を固定化させるということはさらに 困難になった。同時に、かつて無い高速で装置を動作さ せようという傾向がさらに進むことにより、バイパスキ ャパシタをIC基板の近くに置くということがさらに困 難となってきている。

【0019】従って、本発明はIC基板をキャリア基板 に実装するために使用される相互接続手段の一部として バイパスキャパシタを形成することを目指している。本 発明の第一の実施例は図1に示されている。 (この技術 分野に詳しい者には明らかであるように、図に示される 実施例はごく概略的であり縮尺は考慮していない。) 図 1の(a) はボンディングを行う以前にキャリア基板20に 相対する関係のIC基板10を示している。キャリア基板 20に向かい合う I C基板10の表面上には複数の半田バン プ30が個別に設けられており、これに対応して複数の半 田バンプ40がキャリア基板20の向かい合う各表面上に設 材料は、相互接続の為のリフロー工程によりリフローし 50 けられている。簡単のために、各表面には3個の半田バ

ンプ30,30',40,40' だけが示されているが、実際の半田 バンプ数はもっと多数となっている。図においては、Ⅰ C基板10及びキャリア基板20は向かい合う関係に配置さ

【0020】IC基板10を他の面にフリップーチップボ ンデイングするために半田バンプを使用することはすで に充分に知られた技術であるので、ここでは詳細な説明 を行わない。同様に、「C基板10及びキャリア基板20両 方の上に半田バンプ30,30',40,40'を形成する方法も既 に良く知られている。典型的な半田バンプアレーにおい 10 ては、信号及び電源の導通には必要の無いバンプ領域が 設けられることになる。本発明では、以下に述べるよう にこの領域内にキャパシタが形成される。

【0021】図1の(a) に示すように、キャリア基板20 上の半田バンブ40'は誘電体層50により覆われている。 この誘電体層50は集積回路のバッキング技術で共通に使 用される、例えば、ポリイミド、プラスチック又はエポ キシ樹脂、酸化物等を含む幾つかの絶縁材料により形成 される。誘電体層50は直接手段により積層される。即 ち、例えば、シルクスクリーニング又はリソグラフ技術 により「塗布」又は印刷により形成するか、例えば半導 体製造技術に対する標準的なフォトグラフィック技術を 用いて間接的に形成される。

【0022】第一の実施例に関して選択された誘電体 は、半田バンプを形成するのに用いる半田の型に対して ピンホールがなく、適合性、可撓性に富み、又非溶融性 のものでなければならない。ボリイミドはこれらの条件 下においては好ましいものである。ポリイミドは保蔵が 容易であり、誘電率が制御可能である。更に、nメチル ピロリドンにより希釈した場合は、この誘電体は比較的 30 低い粘性を持つようになるので、シルクスクリーン法に より簡単に所定の好ましい厚さに被着することが出来 る。そして、最初に正しいポリイミドを選択することに より、好ましい可撓性を持つポリイミドを得ることが出

【0023】図1の(b) は、ボンデイング直前のリフロ ー状態で向かい合う I C基板10とキャリア基板20を示 す。図において、半田バンプ30,40 が溶融して、潰され てほぼ半球形となる。最初に基板10,20 に形成された時 は、半田バンプ30,40 は殆どの場合、図1の(a) に示す ように円筒状である。IC基板10をキャリア基板20℃ボ ンデイングする前に半田をリフローさせることは既に知 られた技術である。ボンデイング前に半田をリフローさ せる理由は、半田バンプ30,40 が形成された後にそこに 残っている揮発性の有機物を取り除き、半田成分を均質 にするためである。このプリボンデイングリフローを行 うことにより、半田バンプ30,40 は図に示すように半球 形となる。又、誘電体層50は半田バンブ30'の変形に追

技術を用いて接続された後のIC基板10とキャリア基板 20を示す。誘電体層50の被着を行っていない向かい合う 半田バンプ30,40 は互いに溶融して相互接続柱60を形成 する。既に明らかなように、表面張力により半田バンプ 30,40 は接続した後で互いに変形する。しかし、半田バ ンプ40'上の誘電体層50により半田バンブ30'と半田バ ンプ40'が接続することが出来なくなるが、半田バンプ 30',40' の変形によりこれらは密着した接触状態とな る。半田バンプ30',40'の上部表面は、二つの表面を分 離する誘電体層50を介して互いに変形されて平面接触す るようになる。半田バンプ30',40'の一方が電源ライン に接続され、他が接地されれば、バイバスキャパシタが 形成される。本発明の技術分野の知識がある者には理解 出来るように、信号ライン及び電源又はグランドのどち らかをマイクロ波供給マッチングネットワークの一部と してのキャバシタの電極に接続するのが望ましい場合も ある。

【0025】図1の(a) の第一の実施例ではキャリア基 板20上の半田バンブ40'の上に最初に設けられる誘電体 層50が示されているが、これは、本発明の技術分野の知 識がある者には理解出来るように、その代わりとして、 I C基板10上の半田バンプ30' 上に最初に設けることも 出来る。半田バンプ30,30',40,40'が接続、接合する と、図1の(c) に示すように、I C基板10とキャリア基 板20とでICモジュール5が形成される。

【0026】図1の(c) は、キャリア基板20上に装着さ れた単一のIC基板10を示すが、複数のIC基板10を単 一のキャリア基板20上に装着してマルチチップモジュー ルを形成することが出来ることは明らかである。

【0027】実際には、図1に示す半田バンプ30'.40' から形成されるバイパスキャパシタは比較的小さい容量 でしかない。従って、所望の実施例においては、多数の バイパスキャパシタを向かい合う半田バンプから形成 し、これを並列に接続して、バイパスキャパシタの全体 の容置を拡大している。

【0028】上記第一の実施例の一つの変更例を図1の (d) に示す。 との変更例は、半田バンプ30°の代わり に I C基板10上に金属接続パッド35が形成される。これ は、半田バンプ30,40 に用いる半田よりも高融点を持つ 材料により構成され、様々な既知の技術により形成する ことが出来る。 I C基板10とキャリア基板20がボンデン グされると、半田バンプ40'上の誘電体層50が金属接続 パッド35に押しつけられて密着した接触状態になり、バ イパスキャパシタを形成する。金属接続パッド35に押し つけられると、他の半田バンプ40'が再び潰されて、半 田バンプ40'と誘電体層50が平らになり、密着する。選 択によっては、金属接続パッド35との密着接触を行わせ るために、第二の金属接続パッド45をキャリア基板20に 設け、この上に半田バンプ40′を積層することも出来

【0024】図1の(c) は、標準的なC4ボンデイング 50 る。他の方法としては、半田バンプ40 を半田バンプ40

よりも大きくすることが出来るし、又、小さな直径のベース部を有することにより半田バンブ40'を他の半田バンプ30,40 よりも高くすることが出来る。

【0029】本発明の第二の実施例を図2に示し、ことでは半田バンブ技術に加えてワイヤ相互接続技術を用いている。ワイヤ相互接続技術においては、IC基板10をキャリア基板20に接続するために相互接続ワイヤ70等の複数のワイヤ又はボストが使用される。相互接続ワイヤ70を形成する方法は良く知られている。一つの方法としては、基板上の金又は銅から直接相互接続ワイヤを形成 10するワイヤーボンディング装置を使用している。この装置は、相互接続ワイヤ70をマウントする際には、そのベース部に同じ材料の「ボール80」を形成させる。この手段により、所定の長さの相互接続ワイヤ70を形成することが出来る。

【0030】相互接続ワイヤ70の対応ポストは以下に示 す他の方法でも形成することが出来る。先ずポリイミド 層を基板(IC基板10又はキャリア基板20のどちらの表 面でもよい)上に適用し、例えばアルミニウムフィルム を例えばスパッタリングにより積層し、アルミニウム層 20 上にフォトレジストを適用しパターニングし、パターニ ングしたアルミニウム層をエッチングしてポリイミド上 にマスク層を形成し、ポリイミドをエッチングして、ポ ストを形成する場所に穴状の凹部を形成し、その他のア ルミニウムを取り除き、無電極メッキ、電解メッキ又は CVDによりボリイミド層の穴状の凹部を銅等の金属で 満たし、最後に自立した相互接続ポストを残してポリイ ミド層を取り除く。更に加えるべきステップとしては、 半田塊等の材料のベース部が最初に基板上に形成される か、又はポストが形成された後でその周囲に形成され る。

【0031】これら何れの方法にて形成された相互接続でも、半田バンプよりもずっと大きい縦横比を有しており、得られたICモジュールの熱サイクルに関係するストレスに対してより耐えることが出来るものである。

【0032】図2の第二の実施例においては、相互接続ワイヤ70はバイパスキャパシタの一方の電極を形成するために使用され、IC基板10及びキャリア基板20にそれぞれ形成される向かい合う半田バンブ30,40 は上に述べたようにIC基板10とキャリア基板20との間を電気的に接続するためにそれぞれ使用される。従って図2の実施例は二種類の相互接続技術、即ち半田バンブとワイヤ相互接続技術を用いたハイブリッド相互接続手段を示している。

【0033】又、図2の実施例及び図4にも示すように、キャリア基板20と【C基板10との間の電気的相互接続を行うために、半田バンブの代わりにワイヤ相互接続構造を使用することが出来る。

【0034】図2の(a) において、相互接続ワイヤ70が 【0038】図2の(b) の変更例は、IC基板10をキャキャリア基板20上に取り付けられ、これがその底部周辺 50 リア基板20にボンディングする以前に半田バンプ30'内

に形成される金属塊80を有している。上に述べたよう に、金属塊80は採用される製造技術に応じて相互接続ワ イヤ70と同じ材料か又は半田塊のどちらかで形成すると とが出来る。相互接続ワイヤ70に向かい合う関係で、相 互接続ワイヤ70を受けるための穴状の凹部100 を有する 半田バンプ30'が設けYれる。ウエル100内には誘電 コーテイング110が設けられる。この凹部100は標準 的なエッチング技術により形成することが出来る。例え ば、フォトレジスト層は半田バンブ30'を有する I C基 板10の表面上にスピニングを行うことにより形成するこ とが出来る。この層は次に選択された領域にパターン化 されて、予め選択された半田バンブ30'の中心部に広が る層が取り除かれる。凹部100 は、パリレン™ (ユニオ ンカーバイド社が発売しているポリバラキシレンの商品 名)等の順応する誘電体層110を、例えばCVD装置に より、凹部100内に積層することが出来る。半田バンプ 30'の外形直径は 150μmであり、凹部100 の直径は15 ~50μmの範囲である。これら凹部100の直径は充分に 大きいので、フォトリソグラフ技術により凹部100 を形 成しても何ら問題を生ずることはない。

【0035】IC基板10がキャリア基板20にボンディングされると、半田バンプ30,40 は、図1の(c) に示される様に、溶融して別の相互接続柱60を構成する。同時に、相互接続ワイヤ70は凹部100 内の凹部に位置し、一方の電極として相互接続ワイヤ70及び他の電極として半田バンプ30'の向かい合う部分を有するバイバスキャバシタを形成する。この電極の一方はグランドに接続されることが必要であり他方は電源ラインに接続する必要がある。

30 【0036】相互接続ワイヤ70が上記第二の方法で形成され、半田の金属塊80が上記のように相互接続部のベース部に置かれている場合は、この金属塊80はボンデイング過程の中で溶融し、表面張力により半田は相互接続ワイヤ70と誘電体層110表面との間の空間を埋めて相互接続ワイヤ70の上部に這い上がって行く。一方、半田ダム又は同様の構成を用いることにより、半田の這い上がりを防ぐことが出来る。

【0037】第二の実施例の変更例を図2の(b) に示す。図において、半田バンプ30'の凹部100 は上記の方法で形成される。しかし、凹部100 内に誘電体層110 を積層する代わりに、誘電体層90が相互接続ワイヤ70の表面上に形成される。この誘電体層90を有する相互接続ワイヤ70がリフロー/ボンデイング工程の間に半田バンプ30'の凹部100 内に挿入される。ここで再び、パリレンのCVD等の良く知られた技術により、相互接続ワイヤ70上に誘電体層90を被着形成することが出来る。簡単のために、図2の(b)の変更例はキャバシタ部のみが示されている。他の相互接続部は前記の場合と同様である。【0038】図2の(b)の変更例は、IC基板10をキャルスませた20にボンディンとは、アードはストリーででは、アードルストリーでである。

に凹部100を形成することを示しているが、この凹部100は形成する必要がない。代わりに、凹部100を持たない標準的な方法で半田バンプ30'を形成し、誘電体層90を被着した相互接続ワイヤ70を半田バンプ30'が溶融した後に半田バンプ30'に挿入させればよい。この別の変更例は、製造を複雑にしするがキャバシタ電極間の向かい合う外側領有面積は小さくすることが出来る。

【0039】図2に示す第二の実施例においては、金属塊80が半田バンプ30'に接触しないように、又、キャパシタの電極にショートしない様に注意して、相互接続ワイヤ70、凹部100及び半田バンプ30'の各寸法を決める必要がある。この心配される問題は誘電体層90,110を図示の場合よりも広げることにより避けることが出来る。図2の(a)の実施例においては、誘電体層110をさらに広げて半田バンプ30'の前面をカバーするようにし、図2の(b)に示す変更例では、誘電体層90を金属塊80を覆うまで広げることが可能となっている。

【0040】図2の第二の実施例は、キャリア基板20上に相互接続ワイヤ70を形成し、IC基板10上にその受け部を形成する構造を示しているが、逆の配置に形成する20とも可能であり、また同じ効果を得ることが出来る。同様に、図2の(a)の実施例には、唯一の一組の互いに向かい合う半田バンブ30,40と一つの相互接続ワイヤ70が示されているが、実際には両方の構成が数多く使用されている。

【0041】図3は本発明の第三の実施例を示すもので、半田バンプ30,40及び相互接続ワイヤ70の両方を含むハイブリッド相互接続構造を採用している。これは図2の第二の実施例に類似しているが、この図3の実施例は相互接続ワイヤ70と向かい合う関係のIC基板10の表 30面に設けた半田バンプ30'を有していない。代わりに、凹部120(簡単のために唯一の凹部を示している)がIC基板10上にマウントされている相互接続ワイヤ70に付き添う関係位置にキャリアー基板20に形成される。

【0042】図3の(a)の実施例では、キャリア基板20の表面層がポリイミド等の絶縁層200により形成されている。穴状の凹部120がこの絶縁層200中に形成される。この絶縁層200の下には、例えば銅で形成される。この絶縁層200の下には、例えば銅で形成される。この絶縁層200の下には、例えば銅で形成される導電金属層130が存在している。図に示すように、金属で満たされたビア135が半田バンブ40と導電金属層130とを接続している。IC基板10がキャリア基板20に接続された時に、バイパスキャバシタが形成される。ボンディング工程の間に相互接続ワイヤ70が凹部120に挿入される。キャバシタの一方の電極は相互接続ワイヤ70であり、他の電極は導電金属層130である。凹部120が形成されているキャリア基板20の表面層の絶縁層200は、形成されるキャバシターの二つの電極間の誘電体層として作用する。

【0043】相互接続ワイヤ70は凹部120 にはきちっと 属層175 及び誘電体層180 は先ず以下に説明される幾つフィットしないかもしれないので、凹部120 の壁と相互 50 かの技術を用いて凹部160 の壁部に積層される。図5の

接続ワイヤ70の間に空間又はギャップが存在するようになる。このギャップは、IC基板10の動作環境に応じて、空気又は他の誘電体液で満たされる。こうして形成されたバイバスキャパシタは導電金属層130 により半田バンブ40と電気的に接続されている。

12

【0044】図3の(b) は第三の実施例の変更例を示し、金属層125 が凹部120 に形成されて本発明のバイバスキャパシタの一方の電極として働くことになる。ここで、都合のよいことには金属層125 は半田で形成することが出来るので、IC基板10とキャリア基板20とがボンデイングされる際に、挿入された相互接続ワイヤ70に従う形にリフローする。又、別に導電金属層130 は、金属を半導体チップに設けるためにスパッタリング又はCVD等の従来の工程により形成もされる。誘電体層140は、相互接続ワイヤ70上に形成され、キャバシタに対する誘電体として作用する。この変更例では、製造するのはより複雑となるが、図3の(a) に示すキャパシタの電極の対向表面積が増える。

【0045】図4は図3に示す実施例と同様な、本発明 の第四の実施例を示す。しかし、図4の実施例は相互接 続技術のハイブリッド技術を採用しない代わりに、接続 及びバイパスキャパシタの形成に対しては相互接続ワイ ヤを用いている。更に、図4の相互接続ワイヤ70.70' は、キャリア基板20亿ではなく I C基板10の上にマウン トされる。図示のように、相互接続ワイヤ70'(図4で は一つだけが示されている)の幾つかが他のものよりも 長く形成されている。上記のワイヤボンディング技術を 用いて、比較的すんなりと本発明の実施例で使用される 長さの異なるワイヤを得ることが出来る。相互接続ワイ ヤ70'は、外部表面を覆う例えば前述のパリレン等の誘 電体層140 を有している。 「C基板10がキャリア基板20 にボンデイングされると、相互接続ワイヤ70'は、エッ チング等の従来からの手段により形成される穴状の凹部 160 内の溶融した半田栓150 に挿入される。こうして、 一方の電極として半田栓150を、他の電極として相互接 続ワイヤ70'を、又その間に誘電体層140 が在りバイバ スキャパシタが形成される。同時に相互接続ワイヤ70を キャリア基板20の表面上の半田塊170 に接続させること により電気的接続が達成される。

40 【0046】又、本発明の第五の実施例は図5に示す如く、これは幾つかの面で図4の実施例と似ている。図5においては、再びワイヤ相互接続技術を用いた二つのバイバスキャパシタが示されている。IC基板10とキャリア基板20との間の他の接続も、既に述べられているように、例えば、半田バンプ又は相互接続ワイヤ等の従来の技術を用いて達成することが出来る。

【0047】相互接続ワイヤ70、はキャリア基板20内の 穴状凹部160 に形成された半田栓150 に挿入される。金 属層175 及び誘電体層180 は先ず以下に説明される幾つ かの技術を用いて凹部160 の壁部に積層される。図5の

14

実施例において、第一の電極としての金属層175、第二の電極としての半田栓150の対向面と、その間の誘電体層180とを有するバイパスキャパシタが形成される。ことで注目すべきことは、決められたサイズの凹部160及び決められた型及び厚さの誘電体層160に対しては、図5の構成は向かい合う表面積が大きいために図4の構成のものよりも大きなキャパシタンスを持つことになるということである。更に、図5の実施例のキャパシタンスは誘電体層180の厚さにより決まる。好ましい実施例においては、前述の如く、複数の個々のバイパスキャパシタンスが得られる。総体的なバイパスキャパシタンスはバイパスキャパシタに使用されている相互接続数、誘電体層180の厚さ及び/又は凹部160の深さを変更することにより調整することが可能である。

【0048】図示のように、相互接続ワイヤ70<sup>1</sup> は挿入する凹部160 よりは細く形成され、半田栓150 に或る長さだけ挿入される。この構造は特にキャリア基板20及び/又はIC基板10の位置決め誤差及び反り(非平面性)の点で有利である。

【0049】図5のバイパスキャパシタの製造に対して は様々な工程が必要であるが、例えばその内の一つは次 のようなものである。既に述べたように、 I C基板10上 に相互接続ワイヤ70'が形成され、そして凹部160が標 準的なエッチング技術によりキャリア基板20内に形成さ れる。本発明に使用される凹部160 の径及び深さはそれ ぞれ標準的なエッチング技術の精度を有する縦穴により 決まる。例えば、或る実施例では凹部160 の開口の直径 は50ミクロンであり、その深さとの比は約2:1であ る。金属層175 はスパッタリング等の物理的工程又はC VDにより凹部160 内に積層される。アルミニウムをス パッタしてこれらの層を形成するために使用すると便利 である。このアルミニウム層は必要に応じてパターン化 され、金属層175 を電気的に接続するためのリードライ ンとすることが出来る。誘電体層180 は種々の公知の過 程により様々な材料から形成することが出来る。スパッ タされたアルミニウムが金属層175 として用いられた場 合は、陽極処理が特に有効であり、この場合は、例えば 陽極処理用液中の層に正電位を加えることによりアルミ 酸化フィルムがアルミニウム層表面に形成され、誘電体 40 層180 となる。又、五酸化タンタル(Ta,O,) 等の酸化フ ィルムをCVDにより積層することが出来、又は、二酸 化シリコンフィルムを酸素を充分に含んだ環境下でシリ コンの反応性スパッタリングによっても積層することが 出来る。最後に、金属層175 が形成された後に、自己硬 化性、低粘性を有する適切なゾル、ゲル等の誘電体溶液 が基板上にスピニングされる。どんな方法でも誘電体層 180 が形成されると、次にそれが既知の技術によりバタ ーン化される。

【0050】金属層175と誘電体層180が積層され、パ 50

ターン化された後に、標準的なマスク蒸着又はスクリーン印刷法を用いて凹部160内に半田が置かれ半田栓150を成す。既に明らかなように、スクリーン印刷法を用いた場合は、凹部160の底部に半田を満たすことは困難である。しかし、この問題は、IC基板10をキャリア基板20に接続させる工程において半田をリフローさせることにより解決することが出来る。

【0051】最後に、得られたバイバスキャパシタの一方の電極は電源ラインに接続され、他方の電極はグランドに接続される。幾つかの実施例を挙げて本発明を説明したが、本発明の主旨の範囲内で種々の変更及び改良が可能であることは明らかである。

#### [0052]

【発明の効果】以上の如く、本発明のバイバスキャバシタは、IC基板をキャリア基板に実装する相互接続手段と同じに設けることができるので、IC基板の表面及びキャリア基板表面上に最小領域しか必要とせず、且つ、比較的容易に形成可能であり、IC基板に近接して位置決でき、チップモジュールに個々のキャバシタを搭載するのに比べ、遙かにモジュールの生産歩留りが高められるバイバスキャバシタが得られ、大きな効果を奏するものである。

#### 【図面の簡単な説明】

【図1】 本発明の第一の実施例の概略断面図

(a) ボンディング前 (b) リフロー状態 (c) ボン ディング後

(b) A部拡大図

## (d) 変更例


【図2】 本発明の第二の実施例の概略断面図

- (a) ボンディング前 (b) 変更例
- 【図3】 本発明の第三の実施例の概略断面図
  - (a) ボンディング前 (b) 変更例
  - 【図4】 本発明の第四の実施例の概略断面図
  - 【図5】 本発明の第五の実施例の概略断面図

# (a) ボンディング後【符号の説明】

5 ICモジュール	10 【C基
板;ICチップ又は基板	
20 キャリア基板	35,45 金属接
続パッド	
30,30',40,40' 半田バンプ	50,90,110,14
0,180 誘電体層	
60 相互接続柱	70,70' 相互
接続ワイヤ	
80 金属塊	100,120,160
凹部	
125,175 金属層	130 導電金属
層	
135 ピア	150 半田栓
170 半田塊	200 絶縁層


【図1】



【図2】


本発明の第二の実施側の概略断面図


(a) ボンディング 村 10 IC 基板 学田バンブ 30 計画 100 日本 100 日本



【図3】


# 本発明の第三の実施例の概略断面図






【図4】

# 本発明の第四の実施例の概略断面図




## 【図5】

## 本発明の第五の実施例の概略断面図



(b) A 都拡大図



## フロントページの続き

H 0 1 L 21/321

(51) Int.Cl.<sup>5</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

(72)発明者 デイビット ジー ラブアメリカ合衆国 カリフォルニア 94566ブリーザントン トゥーリガドライブ 3674